PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-046078

(43)Date of publication of application: 16.02.1996

(51)Int.CI.

H01L 23/12 H01L 23/522

(21)Application number: 06-174236

(22)Date of filing:

26.07.1994

(71)Applicant: TOSHIBA CORP


(72)Inventor: HIRANO NAOHIKO

(54) SEMICONDUCTOR DEVICE HAVING MULTILAYER INTERCONNECTION STRUCTURE

(57)Abstract:

PURPOSE: To provide a semiconductor device having a multilayer interconnection structure which includes the geometrical patterns of signal wirings and power supply/grounding system conductors and is suitable for high speed signal transmission.

CONSTITUTION: Signal wiring layers S1 and S2 are formed between power supply/grounding system layers 11-1 and 11-2 which have a plurality of parallel strip shaped conductor patterns. The respective layers are separated from each other by insulating layers 20. The respective wirings 13 1 of the signal wiring layer S1 are so provided as to be parallel with the conductor patterns 12-1 of the power supply layer 11-1. The respective wirings 13-2 of the signal wiring layer S2 are so provided as to be parallel with the conductor patterns 12-2 of the grounding layer 11-2.



LEGAL STATUS

[Date of request for examination]

10.06.1999

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3113153

22.09.2000

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of registration]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-46078

(43)公開日 平成8年(1996)2月16日


(51) Int.Cl. ⁶ H 0 1 L 23/1 23/5	2	庁 内整理番号	F I			技術表示箇所		
·			H01L	23/ 12 23/ 52		Q B		
				未請求	請求項の数 9	OL (全 8	頁)	
(21)出願番号	特顧平6-174236		(71)出願人	000003078 株式会社東芝				
(22)出顧日	平成6年(1994)7	平成6年(1994)7月26日		神奈川県川崎市幸区堀川町72番地				
			(72)発明者	(72)発明者 平野 尚彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内				
			(74)代理人	弁理士	鈴江 武彦			

(54) 【発明の名称】 多層配線構造の半導体装置

(57)【要約】

【目的】信号配線と電源/グランド系導体との幾何学的 形状を含め、高速信号伝送に適した多層配線構造の半導 体装置を提供すること。

【構成】複数の平行ストリップ状導体パターンを有する電源/グランド系層11-1, 11-2の間に信号配線層S1, S2 が形成されている。各層間は絶縁層20により隔てられている。信号配線層S1の各配線13-1は電源層11-1の導体パターン12-1に平行な配置であり、信号配線層S2の各配線13-2はグランド層11-2の導体パターン12-2に平行な配置である。



10

1

【特許請求の範囲】

【請求項1】 それぞれ所定の電位が与えられる複数の 平行ストリップ状導体からなる電位供給系層と、

前記電位供給系層に絶縁物層を隔てて積層され、前記平 行ストリップ状導体と平行な配線で構成される信号配線 層とを具備したことを特徴とする多層配線構造の半導体 装置。

【請求項2】 前記電位供給系層と信号配線層の相関関 係を有する層が絶縁物層を隔てて複数層構成されること を特徴とする請求項1記載の多層配線構造の半導体装

【請求項3】 前記電位供給系層における平行ストリッ ブ状導体それぞれの幅は前記信号配線層における配線幅 それぞれの2倍以下、かつ前記平行ストリップ状導体の バターン・ピッチは前記配線幅それぞれの3.0倍以下 であることを特徴とする請求項1記載の多層配線構造の 半導体装置。

【請求項4】 前記信号配線層における配線は前記電位 供給系層の平行ストリップ状導体と向かい合わせの第1 の配置、前記平行ストリップ状導体の隣り合う2本の間 の領域と向かい合わせの第2の配置のいずれかの配置構 成であることを特徴とする請求項3記載の多層配線構造 の半導体装置。

【請求項5】 前記電位供給系層が2層あるときその第 1層と第2層は互いの平行ストリップ状導体をこの平行 ストリップ状導体のパターンピッチの20倍以内の間隔 でヴィアホールにて適宜接続する手段を有することを特 徴とする請求項2記載の多層配線構造の半導体装置。

【請求項6】 信号配線層と電源/グランド系層で構成 される複数の半導体素子を実装する多層配線基板を具備 し、前記電源/グランド系層が複数の平行ストリップ状 導体からなり、この平行ストリップ状導体が前記電源/ グランド系層の直下あるいは直上にある前記信号配線層 の配線に対して平行に配置されたことを特徴とする多層 配線構造の半導体装置。

【請求項7】 前記電源/グランド系層の平行ストリッ ブ状導体それぞれの幅は前記信号配線層における配線幅 それぞれの2倍以下、かつ前記平行ストリップ状導体の パターン・ピッチは前記配線幅それぞれの3.0倍以下 であることを特徴とする請求項8記載の多層配線構造の 40 半導体装置。

【請求項8】 前記電源/グランド系層が前記信号配線 層を隔てて少なくとも2層あり、互いの前記平行ストリ ップ状導体の対応箇所をこの平行ストリップ状導体のパ ターンピッチの20倍以内の間隔でヴィアホールにて適 直接続する手段を具備したことを特徴とする請求項7記 載の多層配線構造の半導体装置。

【請求項9】 前記平行ストリップ状導体のパターンが 電源系とグランド系交互に配置されることを特徴とする

装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、多層配線基板(マル チチップ・モジュール用多層基板)により複数の半導体 素子を実装する多層配線構造の半導体装置に関する。 [0002]

【従来の技術】図8は従来の多層配線構造の半導体装置 に使用されている多層配線基板の電源/グランド系層と 信号配線層を示す分解斜視図である。網目状の導体バタ

ーンを有する電源/グランド系層31-1, 31-2の間に信号 配線層S1,S2が形成されている。各層間は絶縁層20 により隔てられている。

【0003】図9は図8のグランド層31-2と信号配線層 S2 の導体バターンを抜き出し矢印Aの方向から透視し た平面図である。信号配線層S2 の配線パターンSP9 はグランド層11-2における直交する導体パターンGP9 の一方側の方向と同じ方向、他方側に対し90°の方向 に図示しない絶縁層を隔てて並列される。なお、電源層 11-1と信号配線層S1 の導体パターンを抜き出し矢印B の方向からみた構成も同じ構成と考えてよい。

【0004】上記手法で表す平面図として他に考えられ たパターンを図10~図12に示す。図10の配線パタ ーンSP10はグランド層における直交する導体パターン GP10の一方及び他方側に対し45°の方向に伸長し配 置される。また、図11のグランド層は直交する導体パ ターンGP11の一方側が極端に少ない本数の配列であ り、その少ない本数の配列と同じ方向に配線パターンS P11が配置される。また、図12はグランド層が平面の 導体パターンGP12であり、図示しない絶縁層を隔てて 配線パターンSP11が配置される。。

【0005】高速信号伝送に適した信号配線構造を得る には線路容量及び線路インダクタンスに関する検討が必 要である。なぜなら、信号伝搬遅延定数 t p d は次式で 表されるからである。

[0006]

【数1】

30

L: 単位長さあたりの線路インダクタンス

C: 単位長さあたりの線路容量

【0007】まず、線路容量Cについて考える。容量は 互いの層間の質と距離が同じとすれば、対向する面積に 比例して大きくなる。図9、図10、図11、図12そ れぞれの配線容量Cは、パターンを相対的にみて、だい たい図12が最も大きく、図11が最も小さく、図9と 図10はその間に位置付けられる。

【0008】次に、線路インダクタンスしについて考え 請求項7または8いずれか記載の多層配線構造の半導体 50 る。図06を参照すると、線路インダクタンスは信号配

2

3

線SPの自己インダクタンスLs、グランド層GPの自 * [0009] 己インダクタンスLg、これら相互インダクタンスをM 【数2】 とすると、大略次式で表せる。

L=Ls+Lq-2M=Ls+Lq-2k\(\(\(\)(Ls\)\(\)(2)

(k は結合係数:Q8~0.6)

すなわち、信号配線層SPの信号電流SIが発生する 向きに流れる(リターン電流)。このリターン電流によ って信号配線層SPとグランド層GPとの間の相互イン ダクタンスが作用し、線路インダクタンスが低減され る。相互インダクタンスMは並行する線路どうしで最大 になり、直交する線路どうしでは0になる。多層配線構 造において相互インダクタンスは線路インダクタンスを 低減させるための重要な要素である。

【0010】図9、図10、図11、図12それぞれの 相互インダクタンスMは、パターンを相対的にみて、だ いたい図12が最も大きく、図11が最も小さく、図9 と図10はその間であると考えられる。従って、それぞ れの線路インダクタンスLは図11が最も大きく、図5 が最も小さく、図9と図10はその間に位置付けられ る。

【0011】上記(1) 式の線路インダクタンスしの占め る割合は配線容量Cに比べて大きい。図9から図11の 構成は線路容量は低減されるものの、信号電流と逆方向 の電源/グランド電流が流れ難く、相互インダクタンス が作用しないため線路インダクタンスを著しく増加させ てしまう。この結果、(1) 式で表した伝搬遅延が増大 し、高速信号伝送に適さない。従って、高速信号伝送に 適した信号配線構造を得るには線路インダクタンスしを 低減するような構造が望ましいといえる。このような観 点から、図12の電源/グランド系層の導体パターンの ように開口部や不連続部分のない信号配線方向に連続な 平面パターンがよい。

【0012】しかし、多層配線基板において、絶縁層に ポリイミドのような樹脂材料を用いた場合、絶縁層を形 成するプロセス中、ガスや水分を放出させる。これを外 ーンの電源/グランド系層を使用しなければならない。 【0013】網目状パターンの電源/グランド系層は上 述のように信号線に対して伝搬遅延を増加させたり、波 形歪みが生じる等、平面パターンの電源/グランド系層 と比較して電気的特性が劣化する。

【0014】これまで、網目状パターンに関する電気的 特性評価、解析例は少ない。従来の網目状パターンの設 計手法としては、信号線と電源/グランド系層間に形成 される線路容量を求め、TEM(transverse electromagnetic) 波近似により求める手法が一般的であった。

しかし、上記 (1)式のように、高速信号伝送に適した信 と、グランド層GPの電流GIはこの信号電流SIと逆 10 号配線構造を得るには線路容量だけではなく線路インダ クタンスの制御が必要なことがわかった。

[0015]

【発明が解決しようとする課題】このように、従来の網 目状パターンの電源/グランド系層と信号配線の関係を 導くTEM波近似手法では、線路インダクタンスに関す る情報が得られず、網目状パターンを設計する際に誤り を招く恐れがある。特に線路容量を最適化させるパター ンと、線路インダクタンスを最適化させるパターンは必 ずしも一致しないのでバターン設計上留意しなければな 20 ろない。

【0016】この発明は上記のような事情を考慮してな されたものであり、その目的は、信号配線と電源/グラ ンド系導体との幾何学的形状を含め、高速信号伝送に適 した多層配線構造の半導体装置を提供することにある。 [0017]

【課題を解決するための手段】この発明の多層配線構造 の半導体装置は、それぞれ所定の電位が与えられる複数 の平行ストリップ状導体からなる電位供給系層と、前記 電位供給系層に絶縁物層を隔てて積層され、前記平行ス トリップ状導体と平行な配線で構成される信号配線層と を具備したことを特徴とする。

[0018]

30

【作用】信号伝送の高速化の要求が著しいマルチチップ ・モジュール等では、電気的特性の劣化をいかに抑える かが配線基板性能を左右する要因となっている。この発 明では、電位供給系層を平行なストリップ状導体で形成 する。かつそのストリップ状導体を電位供給系層の直 下、あるいは直上に配置される信号配線と平行になるよ うに構成する。このとき、平行ストリップ状導体のバタ 部に抜け易くするためには、開口部を設けた網目状パタ 40 ーンの導体幅を信号配線の2倍以下、パターン・ビッチ を信号配線幅の3.0倍以下にすれば、伝搬遅延を最小 に、かつ波形歪みの少ない最適パターンが得られる。 [0019]

> 【実施例】高速信号伝送ではTEM波を伝送しなければ ならないが、これには同軸ケーブルに代表されるような 2 導体系伝送線路が必要である。 2 導体系伝送線路を配 線基板のような2次元構造に適用したものが、マイクロ ・ストリップ線路やコプレナ線路と呼ばれる線路構造で ある。このような線路は、信号配線と電源/グランド系 50 層からなり、電源/グランド系層は信号配線方向に連続

であることが望ましい。しかし、配線基板プロセス上、 電源/グランド系導体層を完全な平面パターンにはでき ない。

【0020】この発明は電源/グランド系層の導体バタ ーンと信号配線との幾何学的位置関係を電気的特性の観 点から解析、評価して多層配線構造の最適化を図ったも のであり、以下にその構成を説明する。

【0021】図1はこの発明の第1実施例に係る多層配 線構造の半導体装置に使用される多層配線基板の電源/ 数の平行ストリップ状導体からなる導体パターンを有す る電源/グランド系層11-1, 11-2の間に信号配線層S1 , S2 が形成されている。各層間は絶縁層20公より隔 てられている。

【0022】この図1の構成の場合、電源/グランド系 層11-1,11-2のうち、11-1は電源層、11-2はグランド層 となっており、信号配線層S1 の各配線13-1は電源層11 -1の導体パターン12-1に平行な配置であり、信号配線層 S2 の各配線13-2はグランド層11-2の導体パターン12-2 に平行な配置である。

【0023】すなわち、信号配線13(13-1, 13-2)に平 行な電源/グランド系の導体パターン12(12-1, 12-2) が構成されることが重要である。この構成によれば、電 源/グランド系層に流れるリターン電流は信号電流と逆 向きに妨げられることなく流れる。これにより、信号配 線と電源/グランド系層間の相互インダクタンスによ り、線路インダクタンスが低減される。

【0024】さらに、電源/グランド系層の導体バター ンは信号配線と以下のような幾何学的関係を有すると き、線路容量、線路インダクタンスとも最適化される。 その構成を図2を参照して説明する。図2は図1の電源 /グランド系層11-2と信号配線層 S 2 の導体パターンを 抜き出し矢印Aの方向から透視した平面図である。信号 配線層S2 の配線バターンは電源/グランド系層11-2に おける平行ストリップ状導体パターンと平行に配置され るが、信号配線13-2がこの平行ストリップ状導体と向か い合わせの配置関係をオン・グリッド(On grid)と呼 び、平行ストリップ状導体の隣り合う2本の間の領域と 向かい合わせの配置関係をオフ・グリッド (Off grid) と呼ぶことにする。信号配線の配置は電源/グランド系 40 の1/4以下の間隔で行われてもよい。 層の導体バターン(平行ストリップ状導体)と上記いず れかの関係をとる。なお、図1における電源/グランド 系層11-1と信号配線層 S1 の導体パターンを抜き出し矢 印Bの方向からみた構成も同じ構成と考えてよい。

【0025】たとえば、上記グランド層11-2において、 平行ストリップ状導体それぞれの幅をWg、導体のバタ ーン・ピッチをPb、信号配線層の配線幅をWsとすれ ば、電源/グランド系層の導体パターンと信号配線との 幾何学的関係、

 $Wg \leq 2$. OWs, $Pb \leq 3$. OWs ...(3)

の各条件を満たすとき、信号配線13-2がOn grid でも、 Off gridでも線路パラメータがほぼ等しくなる。従っ て、髙速信号伝送を満足する電気的特性を有し、かつパ ラメータ制御が容易な配線パターンが提供できる。これ により、図1の構成は前記図12の平面グランドパター ンと同等な電気特性を持つように構成可能となる。

【0026】図3は上記第2実施例に係る多層配線構造 の半導体装置に使用される多層配線基板の電源/グラン ド系層と信号配線層を示す分解斜視図である。複数の平 グランド系層と信号配線層を示す分解斜視図である。複 10 行ストリップ状導体からなる導体バターンを有する電源 /グランド系層21-1, 21-2の間に信号配線層S1, S2 が形成されている。各層間は絶縁層20により隔てられて いる。電源/グランド系層21-1,21-2の各導体パターン は適宜ヴィアホール15による接続手段が適用される。と れにより、電源/グランド系層21-1, 21-2は共に混在電 位層となっている。また、第1実施例と同様に、信号配 線層S1 の各配線13-1は電源/グランド系層21-1の導体 パターン22-1に平行な配置であり、信号配線層S2の各 配線13-2は電源/グランド系層21-2の導体パターン22-2 20 に平行な配置である。

> 【0027】図4は図3の電源/グランド系層21-2と信 号配線層S2 の導体パターンを抜き出し矢印Aの方向か ら透視した平面図である。信号配線層S2 の配線パター ンは電源/グランド系層21-2における平行ストリップ状 導体パターンと平行に配置され、オン・グリッド(On g rid)、オフ・グリッド (Off grid) の配置関係は前記 図2と同様である。この図4において、15はヴィアホー ルであり、ヴィアホールの形成位置の条件を示してい る。Paはヴィアホールを形成する間隔を示す。電源/ 30 グランド系層のストリップ状導体のパターン・ピッチを Pbとして、

 $Pa \leq 20Pb$...(4)

上記 (4)式で表される関係を満たすようなヴィアホール 15を形成し、電源/グランド系層21-1と21-2の各ストリ ップ状導体どうしを所望のヴィアホール15にて適宜接続 することにより、さらに電気的特性に優れる基板を提供 することができる。ヴィアホール15による接続は、上記 (4) 式のごとく電源/グランド系層の導体パターン・ピ ッチの20倍以内の間隔、あるいは伝搬される信号波長

【0028】図5、図6はそれぞれ上記第2の実施例に 係る混在電位系層の電源/グランド系導体層のバターン の一例を示す図4に準ずる平面図である。図5は上述し たヴィアホール15の配置条件を適用し図3に示すような 接続手段を施し電源/グランド系層の導体パターン22に おいて電源導体 (Power) とグランド導体 (Ground) を 交互に配置した構成である。素子の実装を考えた場合と のような配置構成が好ましい。また、図6は電源導体 (Power)とグランド導体(Ground)をヴィアホール位 50 置等を考慮して、適宜配置したものである。同一層内に

7

おける電源導体とグランド導体は、基板用途に応じて選 択配置すればよい。

【0029】上記構成によれば、複数の電源/グランド系層を有する配線基板において、平面グランド・バターンと同等な電気的特性を持つことができる。すなわち、電源/グランド系層が混在電位層となり、これが2層以上存在し、その導体バターンが絶縁物層20を隔てて積層される最も近い信号配線層の信号配線が前記図4の位置関係を満たすように配置されていればよい。

【0030】なお、多層配線基板の導体材料は、Cu. A1等の導電性材料、絶縁層材料には、ポリイミド等の 樹脂材料、アルミナ等のセラミック材料など基板プロセ ス、基板用途により適宜選択するものとする。また、絶 縁層の厚さ、導体層の厚さ等は、電気設計上、特性イン ピーダンス等を基に必要とされる値を選ぶものとする。 【0031】図7は各導体パターンを用いた場合の信号 の伝搬遅延の解析、評価を示す波形図である。ロジック の"0"レベルから"1"レベルへの信号変化を示して おり、レベルVTがCMOSロジックの切換点である。 各波形において、1 は本願の電源/グランド系層と信号 20 平面図。 配線層の配置関係を適用した場合の特性、2 前記図12 の平面パターンの電源/グランド系層を用いた場合の特 性、3は前記図10の網目状パターンの電源/グランド 系層と信号配線層の配置関係(45 メッシュタイプ) の特性、4 は前記図9の網目状パターンの電源/グラン ド系層と信号配線層の配置関係(90 タイプ)の特性 を示す。この図からも明らかなように平面グランドバタ ーンと同等な電気特性を持つようになり、高速信号伝送 に好適な信号線路構造が達成できることがわかる。

"1"レベルの初期に振動がみられるが、この時点での 30 振動は信号伝送に全く支障ない。

[0032]

【発明の効果】以上説明したようにこの発明によれば、 従来の網目状パターンと異なり、平行ストリップ状パタ ーンを信号配線と平行に配置させた構成により、平面状 の電源/グランド系パターンを使用した場合と同等の電* * 気的特性を有する高速信号伝送に適した多層配線構造の 半導体装置を提供することができる。

R

【図面の簡単な説明】

【図1】この発明の第1実施例に係る多層配線構造の半 導体装置に使用される多層配線基板の電源/グランド系 層と信号配線層を示す分解斜視図。

【図2】図1の構成の一部分を抜き出し所定方向から透視した平面図。

【図3】この発明の第2実施例に係る多層配線構造の半 10 導体装置に使用される多層配線基板の電源/グランド系 層と信号配線層を示す分解斜視図。

【図4】図3の構成の一部分を抜き出し所定方向から透 視した平面図であり、ヴィアホール形成位置の条件を追 加した平面図。

【図5】第2実施例に係る混在電位系層の電源/グランド系導体層のパターンの一例を示す図4に準ずる第1の平面図。

【図6】第2実施例に係る混在電位系層の電源/グランド系導体層のバターンの一例を示す図4に準ずる第2の の 平面図。

【図7】この発明に係る信号の伝搬遅延の解析、評価を示す波形図。

【図8】従来の多層配線構造の半導体装置に使用されている多層配線基板の電源/グランド系層と信号配線層を示す分解斜視図。

【図9】図8の構成の一部分を抜き出し所定方向から透視した従来の第1平面図。

【図10】図9に準ずる従来の第2の平面図。

【図11】図9に準ずる従来の第3の平面図。


【図12】図9に準ずる従来の第4の平面図。

【図13】線路インダクタンスを説明するための斜視図。


【符号の説明】

11-1, 11-2, 21-1, 21-2…電源/グランド系層、12-1, 12-2, 22-1, 22-2…導体パターン、20…絶縁層、S1, S2 …信号配線層、15…ヴィアホール。


12-2 SP9 SP9
W₅ 12-2 SP9 SP9





【図2】




[図9]







【図10】



【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成13年4月6日(2001.4.6)

【公開番号】特開平8-46078

【公開日】平成8年2月16日(1996.2.16)

【年通号数】公開特許公報8-461

【出願番号】特願平6-174236

【国際特許分類第7版】

H01L 23/12

23/522

[FI]

H01L 23/12

Q

23/52

【手続補正書】

【提出日】平成11年6月10日(1999.6.10)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 それぞれ所定の電位が与えられる複数の 平行ストリップ状導体からなる電位供給系層と、

前記電位供給系層に絶縁物層を隔てて積層され、前記平 行ストリップ状導体と平行な配線で構成される信号配線 層と

を具備したことを特徴とする多層配線構造の半導体装 置。

【請求項2】 前記電位供給系層と信号配線層の相関関係を有する層が<u>前記</u>絶縁物層を隔てて複数層構成される ことを特徴とする請求項1記載の多層配線構造の半導体 装置。

【請求項3】 前記電位供給系層における平行ストリップ状導体<u>の1本</u>の幅は前記信号配線層における配線<u>の1本の幅の</u>2倍以下<u>であり</u>、かつ前記平行ストリップ状導体のパターン・ビッチは前記配線<u>1本の幅の3</u>倍以下であることを特徴とする請求項1記載の多層配線構造の半導体装置。

【請求項4】 前記電位供給系層における平行ストリップ状導体の1本の幅は、前記信号配線層における配線の1本の幅より大きく、この配線の1本の幅の2倍まで許容され、かつ前記平行ストリップ状導体のパターン・ピッチは、前記配線1本の幅より大きく、この配線1本の幅の3倍まで許容されることを特徴とする請求項1記載の多層配線構造の半導体装置。

【請求項5】 <u>前記信号配線層における配線は、前記平</u> 行ストリップ状導体と向かい合う少なくとも1本の配線 と、前記平行ストリップ状導体の隣り合う2本の間の領域と向かい合う少なくとも1本の配線を含むことを特徴とする請求項3記載の多層配線構造の半導体装置。

【請求項6】 前記電位供給系層と同様の構成の他の電位供給系層をさらに有し、前記平行ストリップ状導体のバターンピッチの20倍以内の間隔で前記他の電位供給系層の平行ストリップ状導体の少なくとも1本に形成され、前記電位供給系層と他の電位供給系層の平行ストリップ状導体同士を接続するヴィアホールを具備することを特徴とする請求項5記載の多層配線構造の半導体装置。

【請求項7】 電源/グランド系層と、前記電源/グランド系層の下方あるいは上方に位置する信号配線層とで構成され、複数の半導体素子が実装される多層配線構造の半導体装置であって、

前記電源/グランド系層に設けられた複数の平行ストリップ状導体と、

前記電源/グランド系層の前記平行ストリップ状導体と 平行に配置され前記信号配線層に設けられた複数の配線 と

前記電源/グランド系層と前記信号配線層の相互間に設けられた絶縁層と

を具備することを特徴とする多層配線構造の半導体装 置。

【請求項8】 前記電源/グランド系層と信号配線層と 同一位置関係を有し、前記電源/グランド系層と信号配 線層の対と同様の他の電源/グランド系層と信号配線層 の対と、

前記他の電源/グランド系層と信号配線層の対の相互間 に配置された他の絶縁層と

<u>を具備することを特徴とする請求項7記載の多層配線構</u>造の半導体装置。

【請求項9】 前記電源/グランド系層における前記平 行ストリップ状導体の1本の幅は前記信号配線層におけ る配線<u>の1本の幅の</u>2倍以下<u>であり</u>、かつ前記平行ストリップ状導体のパターン・ピッチは前記配線<u>1本の</u>幅の<u>3倍</u>以下であることを特徴とする請求項7記載の多層配線構造の半導体装置。

【請求項10】 前記信号配線層における配線は、前記平行ストリップ状導体と向かい合う少なくとも1本の配線と、前記平行ストリップ状導体の隣り合う2本の間の領域と向かい合う少なくとも1本の配線を含むことを特徴とする請求項7記載の多層配線構造の半導体装置。

【請求項11】 <u>複数の第1の平行ストリップ状導体を</u>有する第1<u>の電源/グランド系層と、</u>

前記第1の電源/グランド系層に平行して配置され、前 記第1の平行ストリップ状導体と平行に配置された複数 の第1の配線を有する第1の信号配線層と、 第1の電源/グランド系層に平行して配置され、複数の 第2の平行ストリップ状導体を有する第2の電源/グランド系層と、

前記第2の電源/グランド系層に平行して配置され、前 記第2の平行ストリップ状導体と平行に配置された複数 の第2の配線を有する第2の信号配線層と、

前記第1の電源/グランド系層の少なくとも1つの第1 の平行ストリップ状導体に、これら第1の平行ストリップ状導体のパターンピッチの20倍以内の間隔で設けられ、前記第2の電源/グランド系層の少なくとも1つの第2の平行ストリップ状導体に接続されるヴィアホールと

<u>を具備することを特徴とする多層配線構造の半導体装</u>置。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.